Via ist eine der wichtigstenKomponentenDie Kosten für das Bohren machen in der Regel 30% bis 40% der Kosten für die Leiterplattenherstellung aus. Einfach ausgedrückt, kann jedes Loch auf der Leiterplatte als Via bezeichnet werden. Unter dem Gesichtspunkt der Funktion können Durchkontaktierungen in zwei Kategorien unterteilt werden: eine wird für elektrische Verbindungen zwischen Schichten verwendet; Die andere wird für Befestigungs- oder Positionierungsvorrichtungen verwendet. In Bezug auf den Prozess werden Vias im Allgemeinen in drei Kategorien unterteilt, nämlich Blind Vias, Buried Vias und Through Vias.
Blind Vias befinden sich auf der Ober- und Unterseite der Leiterplatte und haben eine gewisse Tiefe. Sie werden verwendet, um die Oberflächenlinie und die darunter liegende innere Linie zu verbinden. Die Tiefe des Lochs überschreitet normalerweise ein bestimmtes Verhältnis (Blende) nicht. Vergrabenes Loch bezieht sich auf das Verbindungsloch, das sich in der inneren Schicht der Leiterplatte befindet und sich nicht bis zur Oberfläche der Leiterplatte erstreckt. Die oben genannten zwei Arten von Löchern befinden sich in der inneren Schicht der Leiterplatte und werden vor dem Laminieren durch einen Durchgangslochformprozess vervollständigt, und mehrere innere Schichten können während der Bildung der Via überlappt werden. Der dritte Typ wird als Durchgangsbohrung bezeichnet, die die gesamte Leiterplatte durchdringt und zur internen Verbindung oder als Positionierbohrung für die Bauteilmontage verwendet werden kann. Da die Durchgangsbohrung im Prozess leichter zu realisieren ist und die Kosten niedriger sind, wird sie in den meisten Leiterplatten anstelle der beiden anderen Arten von Durchgangsbohrungen verwendet. Die unten genannten Durchgangslöcher werden, sofern nicht anders angegeben, als Durchgangsbohrungen betrachtet.
1. Aus gestalterischer Sicht besteht eine Via hauptsächlich aus zwei Teilen, einer ist das Bohrloch in der Mitte und der andere ist der Pad-Bereich um das Bohrloch. Die Größe dieser beiden Teile bestimmt die Größe der via. Offensichtlich hoffen die Designer bei Hochgeschwindigkeits-PCB-Designs mit hoher Dichte, dass je kleiner das Durchgangsloch ist, desto besser, so dass mehr Verdrahtungsraum auf der Platine gelassen werden kann. Je kleiner das Durchgangsloch ist, desto größer ist die parasitäre Kapazität von selbst. Je kleiner es ist, desto besser eignet es sich für Hochgeschwindigkeitsschaltungen. Die Reduzierung der Bohrlochgröße führt jedoch auch zu einer Erhöhung der Kosten, und die Größe der Durchkontaktierungen kann nicht unbegrenzt reduziert werden. Sie wird durch Prozesstechnologien wie Bohren und Galvanisieren begrenzt: Je kleiner das Loch, desto mehr Bohren Je länger das Loch dauert, desto leichter lässt es sich von der Mittenposition abweichen; Und wenn die Tiefe des Lochs das 6-fache des Durchmessers des Bohrlochs überschreitet, kann nicht garantiert werden, dass die Lochwand gleichmäßig mit Kupfer beschichtet werden kann. Zum Beispiel beträgt die Dicke (durch die Lochtiefe) einer normalen 6-lagigen Leiterplatte etwa 50Mil, so dass der minimale Bohrdurchmesser, den Leiterplattenhersteller bereitstellen können, nur 8Mil erreichen kann.
Zweitens hat die parasitäre Kapazität des Durchgangslochs selbst eine parasitäre Kapazität zum Boden. Wenn bekannt ist, dass der Durchmesser des Isolationslochs auf der Grundschicht des Via D2 ist, ist der Durchmesser des Via-Pads D1 und die Dicke der PCB-Platine ist T, Die Dielektrizitätskonstante des Platinensubstrats ist ε, und die parasitäre Kapazität des Via ist ungefähr: C = 1,41εTD1 / (D2-D1) Der Haupteffekt der parasitären Kapazität des Via-Mittels auf der Schaltung besteht darin, die Erhöhen Sie die Zeit des Signals und reduzieren Sie die Geschwindigkeit der Schaltung. Wenn beispielsweise für eine Leiterplatte mit einer Dicke von 50Mil eine Via mit einem Innendurchmesser von 10Mil und einem Paddurchmesser von 20Mil verwendet wird und der Abstand zwischen dem Pad und der geschliffenen Kupferfläche 32Mil beträgt, können wir die Via mit der obigen Formel approximieren. Die parasitäre Kapazität ist ungefähr: C = 1,41 x 4,4 x 0,050 x 0,020 / (0,032-0,020) = 0,517 pF, Die durch diesen Teil der Kapazität verursachte Anstiegszeitänderung ist: T10-90 = 2.2C (Z0 / 2) = 2.2 x0.517x (55 / 2) = 31.28ps. Es ist an diesen Werten ersichtlich?? Obwohl der Effekt der Anstiegsverzögerung, die durch die parasitäre Kapazität einer einzelnen Via verursacht wird, nicht offensichtlich ist, sollte der Designer dennoch sorgfältig überlegen, wenn die Via mehrmals in der Spur verwendet wird, um zwischen den Schichten zu wechseln.
3. Parasitäre Induktivität von Durchkontaktierungen In ähnlicher Weise gibt es parasitäre Induktivitäten zusammen mit parasitären Kapazitäten in Durchkontaktierungen. Bei der Entwicklung von Hochgeschwindigkeits-Digitalschaltungen ist der durch parasitäre Induktivitäten von Durchkontaktierungen verursachte Schaden oft größer als der Einfluss parasitärer Kapazitäten. Seine parasitäre Serieninduktivität schwächt den Beitrag des Bypass-Kondensators und schwächt die Filterwirkung des gesamten Stromversorgungssystems. Wir können einfach die ungefähre parasitäre Induktivität eines via mit der folgenden Formel berechnen: L = 5,08 h [ln (4h / d) + 1], wobei L sich auf die Induktivität des via, h auf die Länge des via, h auf die Länge des via, und d auf den Mittelpunkt des Durchmessers des Lochs bezieht. Aus der Formel ist ersichtlich, dass der Durchmesser des Via einen geringen Einfluss auf die Induktivität hat, und die Länge des Via hat den größten Einfluss auf die Induktivität. Unter Verwendung des obigen Beispiels kann die Induktivität des Via wie folgt berechnet werden: L = 5,08 x 0,050 [ln (4 x 0,050 / 0,010) + 1] = 1,015 nH. Wenn die Anstiegszeit des Signals 1ns beträgt, dann ist seine äquivalente Impedanz: XL = πL / T10-90 = 3,19 Ω. Eine solche Impedanz kann nicht mehr ignoriert werden, wenn hochfrequenter Strom passiert. Besonderes Augenmerk sollte darauf gelegt werden, dass der Bypass-Kondensator beim Verbinden der Leistungsschicht und der Erdungsschicht zwei Durchkontaktierungen durchlaufen muss, damit sich die parasitäre Induktivität der Via verdoppelt.
4. Über Design in High-Speed-Leiterplatte. Durch die obige Analyse der parasitären Eigenschaften von Durchkontaktierungen können wir sehen, dass im Hochgeschwindigkeits-PCB-Design scheinbar einfache Durchkontaktierungen oft große Nachteile für das Schaltungsdesign mit sich bringen. Effekt. Um die nachteiligen Auswirkungen durch die parasitären Auswirkungen des Vias zu reduzieren, kann im Design so weit wie möglich Folgendes getan werden:
1. Wählen Sie aus den beiden Aspekten Kosten und Signalqualität eine angemessene Größe der Durchkontaktierungen. Zum Beispiel ist es für das 6-10-Schicht-Speichermodul-PCB-Design besser, 10/20Mil (gebohrt / Pad) Vias zu verwenden. Für einige kleine Boards mit hoher Dichte können Sie auch versuchen, 8/18Mil zu verwenden. Loch. Unter den derzeitigen technischen Bedingungen ist es schwierig, kleinere Durchkontaktierungen zu verwenden. Für Strom- oder Massedurchkontaktierungen können Sie eine größere Größe verwenden, um die Impedanz zu reduzieren.
2. Die beiden oben diskutierten Formeln können gefolgert werden, dass die Verwendung einer dünneren PCB vorteilhaft ist, um die beiden parasitären Parameter der via zu reduzieren.
3. Versuchen Sie, die Schichten der Signalspuren auf der Leiterplatte nicht zu verändern, dh versuchen Sie, keine unnötigen Durchkontaktierungen zu verwenden.
4. Die Leistungs- und Erdungsstifte sollten in der Nähe gebohrt werden, und die Leitung zwischen dem Durchgang und dem Stift sollte so kurz wie möglich sein, da sie die Induktivität erhöhen. Gleichzeitig sollten die Strom- und Erdungsleitungen so dick wie möglich sein, um die Impedanz zu reduzieren.
5. Platzieren Sie einige geerdete Durchkontaktierungen in der Nähe der Durchkontaktierungen der Signalschicht, um die nächstgelegene Schleife für das Signal bereitzustellen. Es ist sogar möglich, eine große Anzahl redundanter Massedurchkontaktierungen auf der Leiterplatte zu platzieren. Natürlich muss das Design flexibel sein. Das zuvor diskutierte via-Modell ist der Fall, bei dem sich auf jeder Schicht Pads befinden. Manchmal können wir die Pads einiger Schichten reduzieren oder sogar entfernen. Insbesondere wenn die Dichte von Durchkontaktierungen sehr hoch ist, kann es zur Bildung einer Bruchnut kommen, die die Schleife in der Kupferschicht trennt. Um dieses Problem zu lösen, können wir neben dem Verschieben der Position der Via auch in Betracht ziehen, die Via auf der Kupferschicht zu platzieren. Die Padgröße wird reduziert.
01 Januar